Tsmc enthüllt die Wafer-on-Chip-Stacking-Technologie
Inhaltsverzeichnis:
TSMC hat das Technologiesymposium des Unternehmens genutzt, um seine neue Wafer-on-Wafer (WoW) -Technologie vorzustellen, eine 3D-Stapeltechnik für Siliziumwafer, mit der Sie Chips über Durch-Silikon-Verbindungen über (zwei) mit zwei Silizium-Wafern verbinden können. TSV), ähnlich der 3D-NAND-Technologie.
TSMC kündigt seine revolutionäre Wafer-on-Wafer-Technik an
Diese WoM-Technologie von TSMC kann dank des geringen Abstands zwischen den Chips zwei Matrizen direkt und mit einem Minimum an Datenübertragung verbinden. Dies ermöglicht eine bessere Leistung und ein viel kompakteres Endpaket. Die WoW-Technik stapelt Silizium, während es sich noch in seinem ursprünglichen Wafer befindet, und bietet Vor- und Nachteile. Dies ist ein wesentlicher Unterschied zu dem, was wir heute bei Multi-Die-Siliziumtechnologien sehen, bei denen mehrere Chips auf einem Interposer nebeneinander sitzen oder die Intel EMIB-Technologie verwenden.
Wir empfehlen, unseren Beitrag über Siliziumwafer zu lesen. Der Preis wird in diesem Jahr 2018 um 20% steigen
Der Vorteil besteht darin, dass diese Technologie zwei Chipwafer gleichzeitig verbinden kann, was eine viel geringere Parallelisierung innerhalb des Herstellungsprozesses und die Möglichkeit niedrigerer Endkosten bietet. Das Problem tritt auf, wenn ausgefallenes Silizium mit aktivem Silizium in der zweiten Schicht verbunden wird, was die Gesamtleistung verringert. Ein Problem, das verhindert, dass diese Technologie zur Herstellung von Silizium geeignet ist, das Wafer-für-Wafer-basierte Ausbeuten von weniger als 90% bietet.
Ein weiteres potenzielles Problem tritt auf, wenn zwei Siliziumstücke, die Wärme erzeugen, gestapelt werden, wodurch eine Situation entsteht, in der die Wärmedichte zu einem begrenzenden Faktor werden kann. Diese thermische Begrenzung macht die WoW-Technologie besser für Silikone mit geringem Energieverbrauch und daher geringer Wärme geeignet.
Durch die direkte WoW-Konnektivität kann Silizium außergewöhnlich schnell und mit minimalen Latenzen kommunizieren. Die einzige Frage ist, ob es eines Tages in Hochleistungsprodukten rentabel sein wird.
Die Analyse des Kerns i3-8121u unter einem Mikroskop enthüllt die Geheimnisse des 10-nm-Tri
Die Forscher haben einen Core i3-8121U mit Intels 10-nm-Tri-Gate entkernt, um zu versuchen, einige seiner Schlüssel zu klären.
Tsmc verlor 550 Millionen Dollar wegen kontaminierter Wafer
TSMC gab bekannt, dass sie dank einer schlechten Charge Fotolackmaterial 550 Millionen US-Dollar an Wafern verloren haben.
Asus enthüllt die Liste der Motherboards, die Ryzen 3000 unterstützen
ASUS hat heute eine vollständige Liste der Motherboards veröffentlicht, die BIOS-Updates für Ryzen 3000 erhalten.
