Western Digital kündigt Risc Swerv-Prozessor an

Western Digital hat mit der RISC-V Open Instruction Set-Architektur (ISA) zusammengearbeitet, mit der jeder ein Prozessordesign erstellen kann, ohne Lizenzgebühren oder Lizenzgebühren zu zahlen. Es hat endlich den SweRV RISC-V Prozessor mit Open Source Lizenz angekündigt.

Neuer SweRV RISC-V Prozessor mit Open Source Lizenz

2017 versprach das Unternehmen, bei seinen Speicherverarbeitungsprodukten auf RISC-V umzusteigen, um in den nächsten zwei Jahren eine Milliarde Kerne auszuliefern. Nvidia hat auch begonnen, von proprietären Kernen auf RISC-V umzusteigen, um die Ein- / Ausgabe seiner Grafikprodukte zu steuern. Rambus verwendet RISC-V für Sicherheitsteile und hat sogar den Weg in SSD-Speichercontroller gefunden.

Wir empfehlen, unseren Artikel unter Windows 10 zu lesen. ARM kann 64-Bit-Anwendungen nativ ausführen

Der Kern von SweRV selbst ist eine superskalare Zwei-Wege-Implementierung der 32-Bit-Variante des ISA RISC-V mit einer neunstufigen Pipeline, die mehrere Befehle laden kann, um sie gleichzeitig in der richtigen Reihenfolge auszuführen. Derzeit auf einem 28-nm-CMOS-Prozessknoten bereitgestellt, läuft der Kernel mit bis zu 1, 8 GHz und erreicht einen geschätzten Durchsatz von 4, 9 CoreMarks pro Megahertz.

Western Digital hat bestätigt, dass es plant, SweRV nicht nur in seinen eigenen Produkten zu verwenden, sondern es auch unter einer Open-Source-Lizenz zu starten. Dies wurde bereits mit zwei unterstützenden Technologien erreicht: dem SweRV Instruction Set Simulator (ISS), mit dem Stakeholder den Kernel testen können; und OmniXtend, das konsistenten Cache-Speicher über eine Ethernet-Struktur implementiert und sich auf alles konzentriert, von CPUs über GPUs bis hin zu Coprozessoren für maschinelles Lernen.

Der SweRV wird im ersten Quartal 2019 eingeführt, bestätigte Western Digital. Was halten Sie von der Ankündigung dieses SweRV RISC-V-Prozessors mit Open Source-Lizenz?

Techpowerup-Schriftart