Tsmc beginnt 2021 mit der Herstellung von "gestapelten" 3D-Chips

TSMC blickt weiterhin in die Zukunft und bestätigt, dass das Unternehmen 2021 mit der Massenproduktion der nächsten 3D-Chips beginnen wird. Die neuen Chips werden die WoW -Technologie (Wafer-on-Wafer) verwenden, die aus den InFO- und CoWoS-Technologien des Unternehmens stammt.

TSMC wird mit der Herstellung von 3D-Chips beginnen

Die Verlangsamung des Mooreschen Gesetzes und die Komplexität fortschrittlicher Herstellungsprozesse in Verbindung mit dem wachsenden Computerbedarf von heute haben Technologieunternehmen in ein Dilemma gebracht. Dies hat dazu geführt, nach neuen Technologien und Alternativen zu suchen, um nur Nanometer zu reduzieren.

Während TSMC sich darauf vorbereitet, Prozessoren mit seinen 7-nm- Prozessdesigns herzustellen, hat das taiwanesische Werk bestätigt, dass es 2021 auf 3D-Chips umsteigen wird. Diese Änderung ermöglicht es Ihren Kunden, mehrere CPUs oder GPUs innerhalb eines Pakets zu "stapeln", wodurch sich die Anzahl der Transistoren verdoppelt. Um dies zu erreichen, verbindet TSMC die beiden verschiedenen Wafer in der Matrix mithilfe von TSVs (Through Silicon Vias).

TSMC verbindet die beiden verschiedenen Wafer der Matrix mithilfe von TSVs

Gestapelte Chips sind in der Speicherwelt weit verbreitet, und TSMC WoW wird dieses Konzept auf Silizium anwenden. TSMC hat die Technologie in Zusammenarbeit mit Cadence Design Systems aus Kalifornien entwickelt. Die Technologie ist eine Erweiterung der 3D-Chip-Produktionstechniken InFO (Integrated Fan-out) und CoWoS (Chip-on-Wafer-on-) Substrat) des Unternehmens. Das Werk hat letztes Jahr WoW angekündigt, und jetzt ist dieser Prozess für die Produktion innerhalb von 2 Jahren bestätigt.

Es ist sehr wahrscheinlich, dass diese Technologie den 5-nm-Prozess vollständig nutzen wird, wodurch Unternehmen wie beispielsweise Apple Chips mit bis zu 10 Milliarden Transistoren mit einer ähnlichen Fläche wie beim aktuellen A12 erhalten können.

Wccftech Schriftart