Intel zeigt seine neue Verbindungsarchitektur für den xeon skylake

Im Mai letzten Jahres wurde die neue Familie von Intel Xeon-Prozessoren angekündigt, die auf der Skylake-SP- Mikroarchitektur basieren. Es wird noch einige Zeit dauern, bis diese Chips auf den Markt kommen, aber eine ihrer Schlüsseltechnologien wurde bereits gezeigt, eine neue Verbindungsarchitektur zwischen ihren Elementen Es wurde entwickelt, um eine hohe Bandbreite bei geringer Latenz und hoher Skalierbarkeit zu bieten.

Neuer Verbindungsbus in Skylake-SP

Akhilesh Kimar, Architekt des Skylake-SP-Designs, bestätigt, dass das Design von Multi-Chip-Prozessoren eine einfache Aufgabe zu sein scheint, dass es jedoch sehr kompliziert ist, da eine sehr effiziente Verbindung zwischen all seinen Elementen hergestellt werden muss. Diese Verbindung muss es den Kernen, der Speicherschnittstelle und dem E / A-Subsystem ermöglichen, sehr schnell und effizient zu kommunizieren, damit der Datenverkehr die Leistung nicht beeinträchtigt.

In früheren Xeon-Generationen hat Intel eine Ringverbindung verwendet, um alle Elemente des Prozessors miteinander zu verbinden. Durch die Erhöhung der Anzahl der Kerne wurde dieses Design aufgrund von Einschränkungen wie der Notwendigkeit, das zu übergeben, nicht mehr effizient Daten für "einen langen Weg". Das neue Design, das in der neuen Generation von Xeon-Prozessoren eingeführt wird, bietet viel mehr Möglichkeiten, wie Daten viel effizienter übertragen werden können.

Der neue Intel Interconnect Bus organisiert alle Prozessorelemente in Zeilen und Spalten und bietet direkte Pfade zwischen allen Teilen eines Multi-Chip-Prozessors. Daher ermöglicht er eine sehr effiziente und schnelle Kommunikation, dh er erzielt eine hohe Bandbreite und geringe Latenz. Dieses Design hat auch den Vorteil , dass es sehr modular aufgebaut ist und es einfach macht, sehr große Chips mit einer großen Anzahl von Elementen herzustellen, ohne die Kommunikation zwischen ihnen zu beeinträchtigen.

Quelle: Hardware