Epyc Rom, Bilder und weitere Details zu AMDs fortschrittlichster CPU

Die EPYC Rome- Prozessoren der zweiten Generation von AMD wurden im August veröffentlicht. Seitdem erhalten wir mehr Details über den Chip selbst und seine Funktionen. Die neuesten Details zu E / A-Arrays, einschließlich Nahaufnahmen, wurden von Hardwareluxx veröffentlicht , um den bisher innovativsten Serverchip von AMD mit 8, 4 Milliarden Transistoren genauer zu betrachten.

EPYC Rome besteht aus 8, 34 Milliarden Transistoren

Es gibt viele Details, die AMD kürzlich für seine EPYC Rome-Prozessoren der zweiten Generation enthüllt hat. AMD EPYC Rome-Prozessoren bestehen aus einem 9-Matrix-Design, das auch als MCM (Multi-Chip-Module) bezeichnet wird. Die 9 Arrays umfassen acht CCDs (Compute Core Arrays) und einen einzelnen IOD (Input / Output Array). Jedes CCD besteht aus zwei CCX (Compute Core-Komplexen), die vier Zen 2-Kerne mit einem eigenen L2-Cache und einem gemeinsam genutzten L3-Cache enthalten. Alle acht CCDs werden mit dem E / A-Array verbunden.

Jeder CCD misst 74 mm2 und besteht aus 3, 9 Milliarden Transistoren. Der in Ryzen vorgestellte IOD hat eine Matrixgröße von 125 mm2 und besteht aus 2, 09 Milliarden Transistoren. Der im EPYC erscheinende IOD besteht aus 8, 34 Milliarden Transistoren und misst 416 mm2. Der IOD misst zusammen mit dem 8 Zen 2 CCD 1008 mm2 und besteht aus 39, 54 Milliarden Transistoren.

Besuchen Sie unseren Leitfaden zu den besten Prozessoren auf dem Markt

Jetzt ist der IOD, der auf dem einen angezeigt wird, viel größer als der, der auf Ryzen-Prozessoren angezeigt wird. Der Chip ist PCIe 4.0-kompatibel und befindet sich an den Seiten des IOD. Die Kapazität des EPYC der zweiten Generation beträgt 162 PCIe-Spuren. Der obere und untere Chipbereich haben vier Kanäle mit 72-Bit-DDR4-Speicher.

EPYC Rome wird bereits auf einigen der leistungsstärksten Server der Welt eingesetzt, und AMD hofft, seinen Servermarktanteil mit diesen Chips weiter steigern zu können.

Wccftech Schriftart